《Verilog HDL 数字设计与综合 第二版》从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。
本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。
目录
- 第一部分 Verilog基础知识
- 第1章 Verilog HDL数字设计综述
- 第2章 层次建模的概念
- 第3章 基本概念
- 第4章 模块和端口
- 第5章 门级建模
- 第6章 数据流建模
- 第7章 行为级建模
- 第8章 任务和函数
- 第9章 实用建模技术
- 第二部分 Verilog高级主题
- 第10 章 时序和延迟
- 第11章 开关级建模
- 第12章 用户自定义原语
- 第13章 编程语言接口
- 第14章 使用VerilogHDL进行逻辑综合
- 第15章 高级验证技术
- 第三部分 附录
