当前位置:首页 > 其它 >
《基于FSM和Verilog HDL的数字电路设计》电子书封面

基于FSM和Verilog HDL的数字电路设计

  • 发布时间:2019年12月01日 20:04:38
  • 作者:皮德.明斯
  • 大小:48.7 MB
  • 类别:数字电路电子书
  • 格式:PDF
  • 版本:完整版
  • 评分:7.6

    基于FSM和Verilog HDL的数字电路设计 PDF 完整版

      给大家带来的一篇关于数字电路相关的电子书资源,介绍了关于FSM、Verilog、HDL、电路设计方面的内容,本书是由机械工业出版社出版,格式为PDF,资源大小48.7 MB,皮德.明斯编写,目前豆瓣、亚马逊、当当、京东等电子书综合评分为:8.5。

      内容介绍

      《基于FSM和Verilog HDL的数字电路设计》介绍了基于有限状态机(FSM)的数字电路硬件设计,通过结合工程案例来展示FSM是如何融入其中的。同时,本书还运用硬件描述语言VerilogHDL,通过编写可执行和仿真的代码,让读者从实际应用的角度获得一个完整的数字电路的设计思路。本书从设计方法,到编程语言,比较系统地介绍了数字电路的硬件设计,并结合实际案例进行详细的剖析。读者能够从本书中学到完整的设计思路,并可以借鉴或整合到自己的方案中,极大地方便了相关高校学生与专业人士的学习和运用。

      目录

      • 目录
      • 译者序
      • 原书前言
      • 第1章有限状态机和状态图以及数字电路和系统设计的基本概念
      • 1.1概述
      • 1.2学习资料
      • 1.3小结
      • 第2章使用状态图控制外部硬件分系统20
      • 2.1概述
      • 2.2学习资料
      • 2.3小结
      • 第3章根据状态图综合硬件电路
      • 3.1关于FSM的综合
      • 3.2学习资料
      • 3.3小结
      • 第4章同步FSM设计
      • 4.1传统状态图的综合方法
      • 4.2处理未使用的状态
      • 4.3信号高/低位指示系统
      • 4.3.1使用测试平台测试FSM
      • 4.4简易波形发生器
      • 4.4.1采样频率和每种波形的采样个数
      • 4.5骰子游戏
      • 4.5.1骰子游戏系统公式
      • 4.6二进制数据串行发送系统
      • 4.6.1图4.15移位寄存器里的RE计数单元
      • 4.7串行异步接收系统
      • 4.7.1FSM公式
      • 4.8加入奇偶校验的串行接收系统
      • 4.8.1整合奇偶校验83
      • 4.8.2图4.26对应的D触发器公式
      • 4.9异步串行发送系统
      • 4.9.1异步串行发送系统公式
      • 4.10看门狗电路
      • 4.10.1D触发器公式
      • 4.10.2输出公式
      • 4.11小结
      • 第5章运用独热编码技术设计FSM
      • 5.1独热编码简介
      • 5.2数据采集系统
      • 5.3内存共享系统
      • 5.4简易波形发生器
      • 5.4.1工作原理
      • 5.4.2解决方案
      • 5.4.3 D触发器输入端d对应的方程
      • 5.4.4输出公式
      • 5.5运用微处理器(微控制器)控制FSM
      • 5.6存储芯片测试系统
      • 5.7独热编码和第4章常规设计方法的对比
      • 5.8动态存储空间访问控制系统
      • 5.8.1触发器公式
      • 5.8.2输出公式
      • 5.9如何运用微处理器来控制DMA系统
      • 5.10使用FSM检测连续的二进制序列
      • 5.11小结
      • 第6章Verilog HDL
      • 6.1硬件描述语言背景介绍
      • 6.2用Verilog HDL进行硬件建模:模块
      • 6.3模块的嵌套:建立构架
      • 6.4Verilog HDL仿真:一个完整的设计过程
      • 参考文献
      • 第7章Verilog HDL体系
      • 7.1内置基本单元和类
      • 7.1.1Verilog的类
      • 7.1.2Verilog逻辑值和数字值
      • 7.1.3如何赋值
      • 7.1.4Verilog HDL基本门电路
      • 7.2操作符和描述语句
      • 7.3Verilog HDL操作符运用案例:汉明码编码器
      • 7.3.1汉明码编码器的仿真
      • 参考文献
      • 第8章运用Verilog HDL描述组合逻辑和时序逻辑
      • 8.1描述数据流模式:回顾连续赋值语句
      • 8.2描述行为模式:时序模块
      • 8.3时序语句模块:阻塞和非阻塞
      • 8.3.1时序语句
      • 8.4用时序模块描述组合逻辑
      • 8.5用时序模块描述时序逻辑
      • 8.6描述存储芯片
      • 8.7描述FSM
      • 8.7.1实例1:国际象棋比赛计时器
      • 8.7.2实例2:带有自动落锁功能的密码锁FSM
      • 参考文献
      • 第9章异步FSM
      • 9.1概述
      • 9.2事件触发逻辑的设计
      • 9.3使用时序公式综合事件FSM
      • 9.3.1捷径法则
      • 9.4在可编程逻辑器件里运用乘积求和公式的设计方法
      • 9.4.1去掉当前状态和下一个状态的标记:n和n+1
      • 9.5运用事件触发的方法设计带有指示功能的单脉冲发生器FSM
      • 9.6另一个事件触发FSM的完整案例
      • 9.6.1重要说明
      • 9.6.2带有电流监视器的电机控制系统
      • 9.7用FSM控制悬停式割草机
      • 9.7.1系统描述和解决方案
      • 9.8没有输入条件的状态切换
      • 9.9特例:微处理器地址空间响应
      • 9.10运用米利(Mealy)型输出
      • 9.10.1水箱水位控制系统的解决方案
      • 9.11使用继电器的电路
      • 9.12事件触发FSM里竞争冒险的条件
      • 9.12.1输入信号之间的竞争
      • 9.12.2二次状态变量之间的竞争
      • 9.12.3主要变量和二次变量之间的竞争
      • 9.13用微处理器系统产生等待周期
      • 9.14用异步FSM设计甩干系统
      • 9.15使用两路分支要注意的问题
      • 9.16小结
      • 参考文献
      • 第10章佩特里(Petri)网络
      • 10.1简易佩特里网络概述
      • 10.2使用佩特里网络设计简单时序逻辑
      • 10.3并行佩特里网络
      • 10.3.1另一个并行佩特里网络案例
      • 10.4并行佩特里网络里的同步传输
      • 10.4.1弧线的有效和失效
      • 10.5用有效弧线和失效弧线同步两个佩特里网络
      • 10.6共享资源的控制
      • 10.7二进制数据的串行接收器
      • 10.7.1第一个佩特里网络的公式
      • 10.7.2第一个佩特里网络输出公式
      • 10.7.3主佩特里网络公式
      • 10.7.4主网络输出公式
      • 10.7.5移位寄存器
      • 10.7.6移位寄存器的公式
      • 10.7.7 4位计数器
      • 10.7.8数据锁存器
      • 10.8小结
      • 参考文献
      • 附录
      • 附录A本书所使用的逻辑门和布尔代数
      • A.1本书涉及的基本逻辑门符号和布尔代数表达式
      • A.2异或门和同或门
      • A.3布尔代数法则
      • A.3.1基本或法则
      • A.3.2基本与法则
      • A.3.3结合律和交换律
      • A.3.4分配律
      • A.3.5针对静态逻辑1竞争冒险的辅助法则
      • A.3.6统一法则
      • A.3.7逻辑门里信号的延迟效应
      • A.3.8De Morgan法则
      • A.4运用布尔代数的一些例子
      • A.4.1将与门和或门转换成与非门
      • A.4.2将与门和或门转换成或非门
      • A.4.3逻辑相邻定律
      • A.5小结
      • 附录B计数器和移位寄存器电路设计方法
      • B.1同步二进制递增或递减计数器
      • B.2用T触发器构建4位同步递增计数器
      • B.3并行加载计数器:运用T触发器
      • B.4在低成本PLD器件平台上用D触发器来构建并行加载计数器
      • B.5二进制递增计数器:带有并行输入
      • B.6驱动计数器(包括FSM)的时钟电路
      • B.7使用自由状态设计计数器
      • B.8移位寄存器
      • B.9第4章里的异步接收器
      • B.9.1异步接收器中用到的11位移位寄存器
      • B.9.2 4位计数器338
      • B.9.3第4章异步接收模块的系统仿真
      • B.10小结
      • 附录C使用Verilog HDL仿真FSM
      • C.1概述
      • C.2单脉冲同步FSM设计:使用VerilogHDL仿真
      • C.2.1系统概述
      • C.2.2模块框图
      • C.2.3状态图
      • C.2.4状态图对应的公式
      • C.2.5Verilog描述代码
      • C.3测试平台和其存在的目的
      • C.4使用SynaptiCAD公司的VeriLoggerExtreme仿真器
      • C.5小结
      • 附录D运用Verilog行为模式构建FSM
      • D.1概述
      • D.2回顾带有指示功能的单脉冲/多脉冲发生器FSM
      • D.35.6节中存储芯片测试系统
      • D.4小结

      学习笔记

      python实现kNN算法识别手写体数字的示例代码

      1。总体概要 kNN算法已经在上一篇博客中说明。对于要处理手写体数字,需要处理的点主要包括: (1)图片的预处理:将png,jpg等格式的图片转换成文本数据,本博客的思想是,利用图片的rgb16进制编码(255,255,255)为白色,(0,0,0)为黑色,获取图片大小后,逐个像素进行判断分析,当此像素为空白时,在文本数据中使用0来替换,反之使用1来替换。 from PIL import Image'''将图片转换成文档,使用0,1分别替代空白和数字'''pic = Image.open('/Users/wangxingfan/Desktop/1.png')path = open('/Users/wangxingfan/Desktop/1.txt','a')width = pic.size[0]height = pic.size[1]for i in range(0,width): for j in range(0,height): c_RGB = pic.getpixel((i,j))#获取该像素……

      浅析java消息摘要与数字签名

      消息摘要 算法简述 定义 它是一个唯一对应一个消息或文本的固定长度的值,它由一个单向Hash加密函数对消息进行作用而产生。如果消息在途中改变了,则接收者通过对收到消息的新产生的摘要与原摘要比较,就可知道消息是否被改变了。因此消息摘要保证了消息的完整性。消息摘要采用单向Hash 函数将需加密的明文"摘要"成一串密文,这一串密文亦称为数字指纹(Finger Print)。它有固定的长度,且不同的明文摘要成密文,其结果总是不同的,而同样的明文其摘要必定一致。这样这串摘要便可成为验证明文是否是"真身"的"指纹"了。 特点 消息摘要具有以下特点: (1)唯一性:数据只要有一点改变,那么再……

      python逆序打印各位数字的方法

      如下所示: # -*- coding: utf-8 -*-# raw_input获取给定的一个不多于5位的正整数。# 一、求它是几位数;# 二、逆序打印出各位数字。def f(n): m = map(int, n) print "该数为%d位数"%len(m) m.reverse() for i in m: print i,if __name__=="__main__": n=raw_input("请输入一个多位数的正整数:") f(n) 运行结果: 请输入一个多位数的正整数:123654 该数为6位数 4 5 6 3 2 1 总结: 1、reverse()方法用于列表逆向排序 以上这篇python逆序打印各位数字的方法就是小编分享给大家的全部内容了,希望能给大家一个参考,也希望大家多多支持码农之家。 ……

      python 将字符串中的数字相加求和的实现

      计算字符串中所有数字的和,字符串中有数字和字母组合而成 如果出现连续数字,按照一个数操作 具体解释在代码行里: def sum_str(str1): len1=len(str1) #首先将字符串str1的长度赋值给len1 sum = n = 0 #建立一个值为0的空变量sun #建立一个值为0的空变量n for i in range(len1): #用i来遍历字符串的长度 if 49 = ord(str1[i]) = 57: #判断字符ascii码是否在数字ascii值范围内 n = n * 10 #n *= 10 n = int(str1[i]) + n #n += int(str1[i]) else: sum = n + sum #sum += n n = 0 # 上面6行代码的意思是从0下标开始,遍历字符串,如果是数字,用n加上其数字, #执行逻辑是,碰见一个数字,用n加上,如果下一个还是数字,就将上一个数字乘10加这个数字,依次循环……

      以上就是本次介绍的数字电路电子书的全部相关内容,希望我们整理的资源能够帮助到大家,感谢大家对码农之家的支持。

      上一篇:编程之法:面试和算法心得

      下一篇:精通Nginx

      展开 +

      收起 -

      • 《基于FSM和Verilog HDL的数字电路设计》PDF下载

      下载地址:百度网盘下载
      数字电路相关电子书
      滑动解锁:解锁技术基因揭秘数字世界
      滑动解锁:解锁技术基因揭秘数字世界 超清版 立即下载
      数字图像处理与机器视觉:Visual C++与Matlab实现
      数字图像处理与机器视觉:Visual C++与Matlab实现 全书扫描第2版

      本书将理论知识、科学研究和工程实践有机结合起来,内容涉及数字图像处理和识别技术的方方面面,结构紧凑,内容深入浅出,讲解图文并茂,感兴趣的可以下载学习

      立即下载
      Verilog数字系统设计教程
      Verilog数字系统设计教程 影印第3版

      这书叙述了运用硬件配置描述语言(VerilogHDL)设计方案繁杂数字系统软件的方式 。这类方式 源于30新世纪95时代的英国在国外取得实效后快速在别的优秀工业国获得营销推广和普及化。运用硬件

      立即下载
      数字图像处理与机器视觉:Visual C++与Matlab实现
      数字图像处理与机器视觉:Visual C++与Matlab实现 清晰扫描第2版

      本书将理论知识、科学研究和工程实践有机结合起来,内容涉及数字图像处理和识别技术的方方面面,结构紧凑,内容深入浅出,讲解图文并茂,感兴趣的可以下载学习

      立即下载
      Verilog HDL高级数字设计
      Verilog HDL高级数字设计 扫描第二版

      这书根据数字集成电路自动化控制开发设计的规定与特性,运用VerilogHDL对大数字系统软件开展模型、设计方案与认证,对ASIC/FPGA系统软件集成ic建筑工程设计开发设计的核心技术与步骤开展了

      立即下载
      Java数字图像处理:编程技巧与应用实践
      Java数字图像处理:编程技巧与应用实践 完整扫描版

      本书首先通过一个简单JAVA图像处理程序勾勒出用JAVA来实现图像处理的基本步骤,介绍JAVA在操作图像方面的几个重要的API类如ImageIO,BufferedImageOP等,并对图像文件的保存与读写做较为深入细致的讲解

      立即下载
      数据的真相:如何在数字时代做出明智决策
      数据的真相:如何在数字时代做出明智决策 全书完整版

      市场推广人员在产品包装上重点突出了什么,为什么突出这些数据? 为什么年度报告上,有些数据以饼状图的形式出现,而其他数据以柱状图出现? 销售预测是基于哪些数据得出的?

      立即下载
      数字图像处理(含MATLAB源码PPT课件)
      数字图像处理(含MATLAB源码PPT课件) 第三版

      RafaelC.Gonzalez(拉斐尔?C?冈萨雷斯) 1965于英国迈阿密大学获电气工程学士学位证书;1967年和1970年于英国佛罗里达大学盖恩斯维尔校区各自获电气设备工程硕士学位和博士研究生。1970年,加盟代理

      立即下载
      读者留言
      Mr蔡子轩

      Mr蔡子轩 提供上传

      资源
      22
      粉丝
      43
      喜欢
      196
      评论
      7

      Copyright 2018-2020 www.xz577.com 码农之家

      版权投诉 / 书籍推广 / 赞助:520161757@qq.com